Imports BitOps, RoseRun, RoseTypes; Library Pads; Cedar CrossRAMWord: TYPE = RECORD[ data: BitOps.BitDWord, parity: BitOps.BitWord ]; ; CrossAddressPads: InputPadSequence[count: 11]; CrossDataPads: BidirectionalPadSequence[count: 33]; CrossDataBuffer: DataBufferSequence[count: 33]; CrossRAMArray: RAMArray[rows: 256, columns: 264, pullUpStrength: none]; CELLTYPE "CrossRAM" PORTS [Vdd, Gnd, PadVdd, PadGnd, nPrecharge, Access, Write, Read IF data=$FailedAssertion THEN CONTINUE ]; AccessRAM[write: TRUE, address: 0, data: 0, parity: 0]; AccessRAM[write: TRUE, address: 1, data: LAST[LONG CARDINAL], parity: 1]; AccessRAM[write: FALSE, address: 0, data: 0, parity: 0]; AccessRAM[write: FALSE, address: 1, data: LAST[LONG CARDINAL], parity: 1]; ENDCELLTYPE ήCrossRAM.rose Last Edited by: Barth, June 18, 1985 10:03:47 pm PDT Library DataBuffer, Decoder, Demultiplexor, Pads, RAMArray; precharge enable select line if write then enable write drivers disable select line Κc˜J™ J™4J˜Jšœ#˜#Jšœ ˜ Jšœ;™;Icode˜˜šœΟkœœ˜Kšœ˜Kšœ˜K˜——K˜K˜Kšœ.˜.Kšœ3˜3Kšœ/˜/K˜GJ˜šœΟbœ˜Kš œ<œ œ œ œ˜t˜Kšœ6œ˜;Kšœ œ˜Kšœ œ˜Kšœ œ˜Kšœœ˜Kšœ œ˜Kšœœ˜Kšœ œ˜Kš œ˜!Kš œ%˜0K˜KšœX˜XKšœM˜MKšœi˜iKšœe˜eKšœY˜YKšœ‡˜‡K˜Kšœ‹˜‹KšœJ˜JKšœH˜HKšœI˜IKšœ7˜7—˜Kšœœœ˜(Kšœ œ˜Kšœœ œœ ˜1—˜ Kšœœ˜7Kšœ!˜!—˜ KšœœœœœœœK˜yKšœœ œ œœœœ œœD˜™Kšœœ œœ˜)Kšœ˜Kšœ˜šœœ˜Kšœœ œH˜^KšœœœJ˜sKšœœ˜K˜šœœ˜Kšœ˜Kšœ˜Kšœ ˜ Kšœ˜Kšœ˜—Kšœœ@˜MK˜—Kš œœœœœœ˜R—˜J˜šΟn œœ œ œœœ œ˜[Jšœœ'˜GJ˜J˜J™J™ Jšœ œ˜J˜Jšœ œ˜J˜J™J™Jšœ œ˜J™J™"šœœ˜Jšœ˜Jšœ˜Jšœœ˜ —šœœ˜Jšœ˜Jšœ˜Jšœœ˜ J˜—J˜ J˜J˜J™J™Jšœœ˜J™Jšœ˜Jšœ˜J˜J˜J˜—J˜Jš œœœ œ œ˜7J˜'J˜-Jš œ œ œ œ œ˜?J˜1J˜*J˜J˜-Jšœ-œœœ˜VJšœœ"˜7Jš œœœœœ˜IJšœœ"˜8Jš œœœœœ˜J—Kš ˜ —J˜—…—Τ