; File: WSdict.analyze    Last revised by Roy Ogus:  February 8, 1981  5:18 PM
; Dict.analyze for Workstation design.
; This file has new dictionary definitions for components not in Ttl or EclDict.analyze.
; File maintained in alphabetic order.
;  VCC, GND can be specified separately for:
;    26LS32,26LS33    
;  Added MK64 (February 8, 1981  4:42 PM)

get = eclDict.Analyze;  This also "gets" TtlDict.Analyze.
get = CASDict.Analyze;  This is for Discrete definitions.

; WS=Workstation component sheets


; generalized part definitions
C925=MM74C925/16/N;	WS03	a-9	CMOS 4-digit counter, 7-segment driver
C4013=MC14013B/14/N;	WS03	c-7	CMOS Dual D-type FF
C4014=MC14014B/16/N;	WS03	2-9	CMOS 8-bit SR
C4019=CD4019B/16/N;	WS03	B-6, 1-9	CMOS Quad AND-OR select
C4040=MC14040B/16/N;	WS03	0-9	CMOS 12-bit counter
C4566=MC14566B/16/N;	WS03	3-9	CMOS Time base generator
DDU-4=DDU-4/14/N;	WS03	f-9	Digital delay line (Data Delay Devices Series DDU-4)
HM7649=HM7649-5/20/N;	WS02	M-9	512 X 8 EPROM (same as 82S147,  S472)
i2114=i2114/18/N;	WS02	I-9	1024 X 4 STATIC RAM
i2716#=i2716/24/N6W;	WS02	n-9	2048 X 8 EPROM (alternate macro)
i8085A=i8085A/40/N6W;	WS01	A-9	8-BIT MICROPROCESSOR
i8251A=i8251A/28/J6W;	WS01	E-9	PROGRAMMABLE COMM.
i8253=i8253-5/24/N6W;	WS02	F-9	 PROGRAMMABLE TIMER
i8255A=8255A/40/J6W;	WS01	K-9	Progrmmable Periph'l Interf.
i8257=i8257/40/J6W;	WS01	G-9	PROGRAMMABLE DMAC
i8259A=i8259A/28/N6W;	WS01	H-9	PROGRAMMABLE INTERR.
LS240#=SN74LS240/20/N;	WS02	e-9	Octal Buffer (alternate macro)
LS241#=SN74LS241/20/N;	WS02	g-9	Octal Buffer (alternate macro)
LS244#=SN74LS244/20/N;	WS02	h-9	Octal Buffer (alternate macro)
LS245#=SN74LS245/20/N;	WS02	;-9	Octal Bus transceivers (alternate macro)
LS373=SN74LS373/20/N;	WS02	k-9	Octal D-type latches
LS377=SN74LS377/20/N;	WS02	d-9	Octal D-type FF with enable
MK4118=MK4118/24/N6W;	WS02	N-9	1K x 8 Static Ram
MK64=MK4164/16/J;	WS01	T-9, D-9, A-6, L-9	64K dynamic Ram 
PLAT24=PLAT24/24/J6W;	WS02	F-9	PLATFORM 24 pin no power
PLAT40=PLAT40/40/J6W;	WS03	J-9	PLATFORM 40 pin no power
RPOT=Potentiometer/3/J;	WS04	r-9	Potentiometer.
S240#=SN74S240/20/N;	WS02	e-9	Octal Buffer (alternate macro)
S241#=SN74S241/20/N;	WS02	g-9	Octal Buffer (alternate macro)
S244#=SN74S244/20/N;	WS02	h-9	Octal Buffer (alternate macro)
S373=SN74S373/20/S;	WS01	k-9	Octal D-type latches
W1793=WD1793/40/J6W;	WS03	U-9	Western Digital Floppy disk controller
Z80-SIO=Z80-SIO-2/40/J6W;	WS01	j-9	Programmable Serial Input/output
25LS2569=Am25LS2569/20/N;	WS03	C-9	4-bit U/D counter with tristate outputs
26LS32=Am26LS32/16/N;	WS03	}(6), =(6),L(9)	Quad differential Line receivers
26LS33=Am26LS33/16/N;	WS03	}(6), =(6),L(9)	Quad differential Line receivers
2901A=IDM2901A-1/40/J6W;	WS02	B-9	Bit-slice microprocessor
93S48=Am93S48/16/S;	WS02	c-9	Twelve InputParity Checker/Generator

@
C925
a,A,13 >a,B,14 >a,C,15 >a,D,1 >a,E,2 >a,F,3 >a,G,4
a,D0,6 >a,D1,7 >a,D2,9 >a,D3,10
a,LE,5 >a,CK,11 >a,CL,12

@
C4013
a,C,3 >a,D,5 >a,S,6 >a,R,4 >a,Q,1 >a,Q',2
b,C,11 >b,D,9 >b,S,8 >b,R,10 >b,Q,13 >b,Q',12

@
C4014
a,P1,7 >a,P2,6 >a,P3,5 >a,P4,4 >a,P5,13 >a,P6,14 >a,P7,15 >a,P8,1
a,PS',9 >a,CK,10 >a,DS,11
a,Q6,2 >a,Q7,12 >a,Q8,3

@
C4019
a,D,15 >a,B,1 >a,Q,13
b,D,2 >b,B,3 >b,Q,12
c,D,4 >c,B,5 >c,Q,11
d,D,6 >d,B,7 >d,Q,10
e,ED,9 >e,EB,14

@
C4040
a,Q1,9 >a,Q2,7 >a,Q3,6 >a,Q4,5 >a,Q5,3 >a,Q6,2 >a,Q7,4 >a,Q8,13
a,Q9,12 >a,Q10,14 >a,Q11,15 >a,Q12,1
a,CK',10 >a,CL,11

@
C4566
a,Q0A,3 >a,Q1A,4 >a,Q2A,5 >a,Q3A,6 >a,Q0B,12 >a,Q1B,13 >a,Q2B,14 >a,QM,10
a,CA',1 >a,CB',15
a,CL,2 >a,A,9 >a,B',7 >a,D6',11

@
DDU-4
a,DIN,1 >a,Q4,12 >a,Q3,4 >a,Q2,10 >a,Q1,6 >a,Q0,8

@
HM7649
a,A0,1 >a,A1,2 >a,A2,3 >a,A3,4 >a,A4,5 >a,A5,16 >a,A6,17 >a,A7,18 >a,A8,19
a,CE',15
a,Q0,6 >a,Q1,7 >a,Q2,8 >a,Q3,9 >a,Q4,11 >a,Q5,12 >a,Q6,13 >a,Q7,14

@
i2114
a,A9,15 >a,A8,16 >a,A7,17 >a,A6,1 >a,A5,2 >a,A4,3 >a,A3,4 >a,A2,7 >a,A1,6 >a,A0,5 
a,CS',8 >a,WE',10 >a,IO4,11 >a,IO3,12 >a,IO2,13 >a,IO1,14

@
i2716# ;				Alternate macro to one in ttldict.analyze
a,A0,8 >a,A1,7 >a,A2,6 >a,A3,5 >a,A4,4 >a,A5,3 >a,A6,2 >a,A7,1 >a,A8,23 >a,A9,22 >a,A10,19
a,OE',20 >a,CE',18 >a,VPP,21
a,Q0,9 >a,Q1,10 >a,Q2,11 >a,Q3,13 >a,Q4,14 >a,Q5,15 >a,Q6,16 >a,Q7,17

@
i8085A
a,X1,1 >a,X2,2 >a,RESETO,3 >a,SOD,4 >a,SID,5
a,TRAP,6 >a,RST7,7 >a,RST6,8 >a,RST5,9 >a,INTR,10 >a,INTA',11
a,AD0,12 >a,AD1,13 >a,AD2,14 >a,AD3,15 >a,AD4,16 >a,AD5,17 >a,AD6,18 >a,AD7,19
a,A8,21 >a,A9,22 >a,A10,23 >a,A11,24 >a,A12,25 >a,A13,26 >a,A14,27 >a,A15,28
a,S0,29 >a,ALE,30 >a,WR',31 >a,RD',32 >a,S1,33 >a,IO/M',34 >a,RDY,35
a,RESETI',36 >a,CLKO,37 >a,HLDA,38 >a,HOLD,39

@
i8251A ;			POWER GND,4,VCC,26
a,R,21 >a,CLK,20 >a,C/D',12 >a,RD',13 >a,WR',10 >a,CS',11
a,RXD,3 >a,RXC',25 >a,TXC',9 >a,DSR',22 >a,CTS',17
a,D7,8 >a,D6,7 >a,D5,6 >a,D4,5 >a,D3,2 >a,D2,1 >a,D1,28 >a,D0,27
a,RXRDY,14 >a,SYNDET,16 >a,TXRDY,15 >a,TXMTY,18 >a,TXD,19
a,DTR',24 >a,RTS',23
p,=GND,4 >p,=VCC,26

@
i8253
a,A1,20 >a,A0,19 >a,CS',21 >a,RD',22 >a,WR',23
a,CK0,9 >a,G0,11 >a,CK1,15 >a,G1,14 >a,CK2,18 >a,G2,16
a,D7,1 >a,D6,2 >a,D5,3 >a,D4,4 >a,D3,5 >a,D2,6 >a,D1,7 >a,D0,8
a,OUT0,10 >a,OUT1,13 >a,OUT2,17

@
i8255A ;				POWER GND,7,VCC,26
a,CS',6 >a,RD',5 >a,WR',36 >a,A1,8 >a,A0,9 >a,RESET,35
a,D7,27 >a,D6,28 >a,D5,29 >a,D4,30 >a,D3,31 >a,D2,32 >a,D1,33 >a,D0,34
a,PA7,37 >a,PA6,38 >a,PA5,39 >a,PA4,40 >a,PA3,1 >a,PA2,2 >a,PA1,3 >a,PA0,4
a,PB7,25 >a,PB6,24 >a,PB5,23 >a,PB4,22 >a,PB3,21 >a,PB2,20 >a,PB1,19 >a,PB0,18
a,PC7,10 >a,PC6,11 >a,PC5,12 >a,PC4,13 >a,PC3,17 >a,PC2,16 >a,PC1,15 >a,PC0,14
p,=GND,7 >p,=VCC,26

@
i8257 ;			POWER GND,20,VCC,31
a,HLDA,7 >a,CLK,12 >a,R,13 >a,CS',11 >a,RDY,6
a,DRQ0,19 >a,DRQ1,18 >a,DRQ2,17 >a,DRQ3,16
a,D7,21 >a,D6,22 >a,D5,23 >a,D4,26 >a,D3,27 >a,D2,28 >a,D1,29 >a,D0,30
a,HRQ,10 >a,I/OR',1 >a,I/OW',2 >a,MEMR',3 >a,MEMW',4
a,DACK0',25 >a,DACK1',24 >a,DACK2',14 >a,DACK3',15 >a,TC,36 >a,MARK,5
a,A7,40 >a,A6,39 >a,A5,38 >a,A4,37 >a,A3,35 >a,A2,34 >a,A1,33 >a,A0,32
a,AEN,9 >a,ADSTB,8
p,=GND,20 >p,=VCC,31

@
i8259A
a,A0,27 >a,CS',1
a,IR7,25 >a,IR6,24 >a,IR5,23 >a,IR4,22 >a,IR3,21 >a,IR2,20 >a,IR1,19 >a,IR0,18
a,INTA',26 >a,RD',3 >a,WR',2 >a,SP',16
a,D7,4 >a,D6,5 >a,D5,6 >a,D4,7 >a,D3,8 >a,D2,9 >a,D1,10 >a,D0,11
a,INT,17 >a,CAS2,15 >a,CAS1,13 >a,CAS0,12

@
LS240#,S240#;	Alternate macro to one in TTLDict.Analyze
a,E1',1 >a,D0,2 >a,D1,4 >a,D2,6 >a,D3,8 >a,D4,17 >a,D5,15 >a,D6,13 >a,D7,11
a,E2',19 >a,Q0',18 >a,Q1',16 >a,Q2',14 >a,Q3',12 >a,Q4',3 >a,Q5',5 >a,Q6',7 >a,Q7',9

@
LS241#,S241#;	Alternate macro to one in TTLDict.Analyze
a,E1',1 >a,D0,2 >a,D1,4 >a,D2,6 >a,D3,8 >a,D4,17 >a,D5,15 >a,D6,13 >a,D7,11
a,E2,19 >a,Q0,18 >a,Q1,16 >a,Q2,14 >a,Q3,12 >a,Q4,3 >a,Q5,5 >a,Q6,7 >a,Q7,9

@
LS244#,S244#;	Alternate macro to one in TTLDict.Analyze
a,E1',1 >a,D0,2 >a,D1,4 >a,D2,6 >a,D3,8 >a,D4,17 >a,D5,15 >a,D6,13 >a,D7,11
a,E2',19 >a,Q0,18 >a,Q1,16 >a,Q2,14 >a,Q3,12 >a,Q4,3 >a,Q5,5 >a,Q6,7 >a,Q7,9

@
LS245#;	Alternate macro to one in TTLDict.Analyze
a,T,1 >a,A0,2 >a,A1,3 >a,A2,4 >a,A3,5 >a,A4,6 >a,A5,7 >a,A6,8 >a,A7,9
a,CS',19 >a,B0,18 >a,B1,17 >a,B2,16 >a,B3,15 >a,B4,14 >a,B5,13 >a,B6,12 >a,B7,11

@
LS373,S373
a,EN,11 >a,D0,3 >a,D1,4 >a,D2,7 >a,D3,8 >a,D4,13 >a,D5,14 >a,D6,17 >a,D7,18
a,OC',1 >a,Q0,2 >a,Q1,5 >a,Q2,6 >a,Q3,9 >a,Q4,12 >a,Q5,15 >a,Q6,16 >a,Q7,19

@
LS377
a,EN',1 >a,D0,3 >a,D1,4 >a,D2,7 >a,D3,8 >a,D4,13 >a,D5,14 >a,D6,17 >a,D7,18
a,CK,11 >a,Q0,2 >a,Q1,5 >a,Q2,6 >a,Q3,9 >a,Q4,12 >a,Q5,15 >a,Q6,16 >a,Q7,19

@
MK4118
a,A9,22 >a,A8,23 >a,A7,1 >a,A6,2 >a,A5,3 >a,A4,4 >a,A3,5 >a,A2,6 >a,A1,7 >a,A0,8
a,I/O1,9 >a,I/O2,10 >a,I/O3,11 >a,I/O4,13 >a,I/O5,14 >a,I/O6,15 >a,I/O7,16 >a,I/O8,17
a,CS',18 >a,L',19 >a,OE',20 >a,WE',21

@
MK64;  Have to specify Power:  VCC (+5), 8/GND, 16
a,A0,5 >a,A1,7 >a,A2,6 >a,A3,12 >a,A4,11 >a,A5,10 >a,A6,13 >a,A7,9
a,DIN,2 >a,DOUT,14 >a,RAS',4 >a,CAS',15 >a,WE',3 >a,RFSH',1
b,IN,2 >b,OUT,14
c,A0,5 >c,A1,7 >c,A2,6 >c,A3,12 >c,A4,11 >c,A5,10 >c,A6,13 >c,A7,9
c,RAS',4 >c,CAS',15 >c,WE',3 >c,RFSH',1
p,=VCC,8 >p,=GND,16

@
PLAT24
a,P1,1 >a,P2,2 >a,P3,3 >a,P4,4 >a,P5,5 >a,P6,6 >a,P7,7 >a,P8,8 >a,P9,9
a,P10,10 >a,P11,11 >a,P12,12 >a,P13,13 >a,P14,14 >a,P15,15 >a,P16,16 >a,P17,17 >a,P18,18
a,P19,19 >a,P20,20 >a,P21,21 >a,P22,22 >a,P23,23 >a,P24,24

@
PLAT40
a,P1,1 >a,P2,2 >a,P3,3 >a,P4,4 >a,P5,5 >a,P6,6 >a,P7,7 >a,P8,8 >a,P9,9
a,P10,10 >a,P11,11 >a,P12,12 >a,P13,13 >a,P14,14 >a,P15,15 >a,P16,16 >a,P17,17
a,P18,18 >a,P19,19 >a,P20,20 >a,P21,21 >a,P22,22 >a,P23,23 >a,P24,24 >a,P25,25
a,P26,26 >a,P27,27 >a,P28,28 >a,P29,29 >a,P30,30 >a,P31,31 >a,P32,32 >a,P33,33
a,P34,34 >a,P35,35 >a,P36,36 >a,P37,37 >a,P38,38 >a,P39,39 >a,P40,40

@
RPOT
a,t,3 >a,<-,2 >a,b,1

@
W1793 ;			POWER GND,20,VCC,21,VDD,40
a,WE',2 >a,CS',3 >a,RE',4 >a,A0,5 >a,A1,6 >a,D0,7 >a,D1,8 >a,D2,9 >a,D3,10 >a,D4,11 >a,D5,12
a,D6,13 >a,D7,14 >a,STEP,15 >a,DIRC,16 >a,EARLY,17 >a,LATE,18 >a,MR',19 >a,TEST',22
a,HLT,23 >a,CLK,24 >a,RG,25 >a,RCLK,26 >a,RREAD',27 >a,HLD,28 >a,TG43,29
a,WG,30 >a,WDAT,31 >a,READY,32 >a,WF'/VE',33 >a,TR00',34 >a,IP',35 >a,WPRT',36
a,DDEN',37 >a,DRQ,38 >a,IRQ,39
p,=VDD,40
p,=GND,20 >p,=VCC,21

@
Z80-SIO ;			POWER GND,31,VCC,9
a,C/(D)',33 >a,B/(A)',34 >a,CE',35 >a,RESET',21 >a,M1',8 >a,IORQ',36
a,RD',32 >a,CLK,20 >a,IE1,6 >a,RXDA,12 >a,RXCA',13 >a,TXCA',14
a,SYNCA',11 >a,CTSA',18 >a,DCDA',19 >a,RXCB',28 >a,TXCB',27
a,RXDB,29 >a,CTSB',23 >a,DCDB',22
a,D7,4 >a,D6,37 >a,D5,3 >a,D4,38 >a,D3,2 >a,D2,39 >a,D1,1 >a,D0,40
a,W/RDYA',10 >a,W/RDYB',30 >a,IE0,7 >a,INT',5 >a,TXDA,15
a,RTSA',17 >a,DTRA',16 >a,TXDB,26 >a,RTSB',24 >a,DTRB',25
p,=GND,31 >p,=VCC,9

@
2901A ;			POWER GND,30,VCC,10
a,RAM0,9 >a,RAM3,8 >a,Q0,21 >a,Q3,16
a,A3,1 >a,A2,2 >a,A1,3 >a,A0,4 >a,B3,20  >a,B2,19 >a,B1,18 >a,B0,17
a,D3,22 >a,D2,23 >a,D1,24 >a,D0,25
a,Y3,39 >a,Y2,38 >a,Y1,37 >a,Y0,36
a,IC8,6 >a,IC7,7 >a,IC6,5 >a,IC5,27 >a,IC4,28 >a,IC3,26 >a,IC2,14 >a,IC1,13 >a,IC0,12
a,CIN,29 >a,COUT,33 >a,G',32 >a,P',35 >a,F3,31 >a,OV,34 >a,F=0,11
a,CP,15 >a,OE',40
p,=GND,30 >p,=VCC,10

@
25LS2569
a,YD,13 >a,YC,14 >a,YB,15 >a,YA,16 >a,RCO',19 >a,CCO,18
a,D,6 >a,C,5 >a,B,4 >a,A,3 >a,UD',1 >a,EP',7 >a,ET',12 
a,ACL',8 >a,SCL',9 >a,CK,2 >a,LD',11 >a,OE',17

@
26LS32,26LS33
a,+,2 >a,-,1 >a,OUT,3 >b,+,14 >b,-,15 >b,OUT,13 >c,+,6 >c,-,7 >c,OUT,5
d,+,10 >d,-,9 >d,OUT,11 >e,EN,4 >e,EN',12
p,=VCC,16 >p,=GND,8

@
93S48
a,D11,7 >a,D10,6 >a,D9,5 >a,D8,4 >a,D7,3 >a,D6,2
a,D5,1 >a,D4,15 >a,D3,14 >a,D2,13 >a,D1,12 >a,D0,11 
a,PE,10 >a,PO,9

@