DisableMC1: c4.1,1
R_Pipe': c4.2,2
MC1Pipe.1: c4.5,3
MC1Pipe.2: c4.6,4
MC1Pipe.3: c4.9,5
LoadPipe: c4.12,6
MC1Ref': c4.15,7
MC1Store': c4.16,8

MC2SetFault: e9.5,9
LDisableMC1': e9.13,10

Disableh2: h2.14,11
ChkPhase0': h2.12,12

Disablee2: e2.1,13
Odata_Cdat': e2.9,14
R_H3U': e2.15,15
R_H3C': e2.16,16



R_H3I': g14.1,17

MC1Next.4: b3.3,18
MC1Next.5: b3.2,19

preMC1Next.6: b6.6,20
preMC1Next.7: b6.9,21
MC1TestH4Par: b6.12,22
MC1TestFault: b6.15,23
MC1SetFault: b6.16,24
PreloadMC1': b6.19,25

DisableMC2: h3.1,26
LoadSyndrome: h3.5,27
preLoadOdata': h3.6,28
MC2Hold': h3.12,29
MC2WriteCdat: h3.15,30
MC2NeedsR': h3.16,31
MC2NeedsRIfSNE0: h3.19,32



GenPhase0: b5.2,33
IMux_Cdat: b5.5,34
H4_IMux: b5.6,35
MapRAS': b5.9,36
MapCAS': b5.12,37
MapWrite': b5.15,38

MC1Next.7': c2.15,39

MC1SXport: d4.5,40
MC1WriteMem: d4.12,41
MC1StartMC2: d4.15,42
MC1ClkOutput: d4.16,43
PreRowAd': d4.19,44

Disableb9: b9.1,45
EnInputParChk: b9.19,46
MC1Pipe.0: b9.9,47
PStore12': b9.16,48



CrctSyn0: f14.5,49
CrctSyn1: f14.6,50
CrctSyn2: f14.7,51
CrctSyn3: f14.4,52
CrctSyn4: f14.3,53
CrctSyn5: f14.2,54
CrctSyn6: f14.1,55
CrctSyn7: f14.15,56

MC1Next.0: d2.5,57
MC1Next.1: d2.6,58
MC1Next.2: d2.7,59
MC1Next.3: d2.4,60
MC1Next.6': d2.1,61

clkMC1': e4.11,62
MC1TestQWO: e4.2,63
LoadH3I: e4.5,64



Abort':  E023
AdvancePipe':  E019
ALUF.0:  E024
ALUF.1:  E124
ALUF.2:  E025
ALUF.3:  E026
clkOutputReg':  E176
CTask.0:  E034
CTask.1:  E134
CTask.2:  E035
CTask.3:  E135
Cycle0Feed':  E002
EdgeClockFeed':  E009
EmRef:  E147
EnColAd':  E102
GateALUParity:  E079
Idata.00:  E193
Idata.01:  E191
Idata.02:  E189
Idata.03:  E187
Idata.04:  E183
Idata.05:  E179
Idata.06:  E177
Idata.07:  E076
Idata.08:  E165
Idata.09:  E164
Idata.10:  E162
Idata.11:  E161
Idata.12:  E159
Idata.13:  E158
Idata.14:  E157
Idata.15:  E153
Idata.16:  E148
IValid':  E065
LoadAd':  E132
MC1Active':  E036
MC1NeedsR:  E117
MC1WriteR:  E118
MC1XferWord:  E006
MC2Active':  E136
MC2HoldIfSNE0:  E077
MC2StartXport:  E047
MC2WillGetR:  E119
MC2XferWord:  E007
MemInst-a:  E032
MemSetFault:  E048
MOBounds:  E028
Odata.00:  E095
Odata.01:  E093
Odata.02:  E092
Odata.03:  E091
Odata.04:  E089
Odata.05:  E086
Odata.06:  E083
Odata.07:  E082
Odata.08:  E064
Odata.09:  E063
Odata.10:  E062
Odata.11:  E061
Odata.12:  E059
Odata.13:  E058
Odata.14:  E057
Odata.15:  E053
Odata.16:  E075
OFault':  E074
OValid':  E195
PAbort:  E031
QWO:  E016
R.00:  E197
R.01:  E097
R.02:  E196
R.03:  E096
R.04:  E171
R.05:  E071
R.06:  E169
R.07:  E069
R.08:  E146
R.09:  E046
R.10:  E145
R.11:  E045
R.12:  E129
R.13:  E029
R.14:  E127
R.15:  E027
RamClockFeed':  E011
ReadD':  E056
ReadSyn':  E015
ReadW':  E055
Refresh':  E185
ResetMemErrs':  E013
SB0:  E078
SB1:  E081
SB2:  E181
SB3:  E174
SelCard0:  E141
SelCard1:  E041
SelCard2:  E142
SelCard3:  E042
SelCard4:  E143
SelCard5:  E043
SelCard6:  E144
SelCard7:  E044
StorA0:  E005
StorA1:  E103
StorA2:  E105
StorA3:  E004
StorA4:  E106
StorA5:  E003
StorA6:  E104
StorCAS':  E085
StorCASA':  E087
StorDin.00:  E184
StorDin.01:  E188
StorDin.02:  E175
StorDin.03:  E178
StorDin.04:  E163
StorDin.05:  E168
StorDin.06:  E155
StorDin.07:  E156
StorDin.08:  E149
StorDin.09:  E049
StorDin.10:  E139
StorDin.11:  E039
StorDin.12:  E131
StorDin.13:  E133
StorDin.14:  E121
StorDin.15:  E021
StorEcIn.0:  E115
StorEcIn.1:  E114
StorEcIn.2:  E108
StorEcIn.3:  E107
StorEcIn.4:  E113
StorEcIn.5:  E112
StorEcIn.6:  E109
StorEcIn.7:  E111
StorEcOut.0':  E017
StorEcOut.1':  E012
StorEcOut.2':  E008
StorEcOut.3':  E116
StorEcOut.4':  E022
StorEcOut.5':  E122
StorEcOut.6':  E018
StorEcOut.7':  E123
StorOut.00':  E094
StorOut.01':  E194
StorOut.02':  E088
StorOut.03':  E192
StorOut.04':  E073
StorOut.05':  E173
StorOut.06':  E068
StorOut.07':  E072
StorOut.08':  E054
StorOut.09':  E154
StorOut.10':  E152
StorOut.11':  E052
StorOut.12':  E038
StorOut.13':  E138
StorOut.14':  E033
StorOut.15':  E037
StorRAS':  E186
SXClock':  E128
SXLoadD':  E126
SXLoadW':  E125
Write':  E084