CIRCUIT[Lambda _ 1.0, TDegC _ 25, polyRho _ 4, -- with silicide tScale _ 1000, n _ 1] = { ! SignalGenerators Vdd: node; ! BSIM powerSupply: voltage[Vdd, Gnd] = 5.0V; ramp: node; RampGen: OneShot[ramp | OffLevel _ 0V, OnLevel _ 5V, width _ tScale*2ns, tRise _ tScale*1ns, tFall _ 1ns, tDelay _ tScale*0.1ns]; Line: circuit[| L _ 20, bias _ 5, type _ 20] = { nGate, pGate, nOut, pOut: node; ?: voltage[nGate, Gnd] = bias; QN: ETran[nGate, Gnd, nOut | L _ L, W _ 20, sdExtend _ 2, type _ type]; RN: voltage[ramp, nOut] = 0; ?: voltage[pGate, Vdd] = -bias; QP: CTran[pGate, Vdd, pOut | L _ L, W _ 20, sdExtend _ 2, type _ -(type+10)]; RP: voltage[pOut, ramp] = 0; }; EMM0: Line[| type _ 20]; EMM1: Line[| type _ 21]; EMM2: Line[| type _ 22]; EMM3: Line[| type _ 23]; EMM4: Line[| type _ 24]; EMM5: Line[| type _ 25]; }; IC[0.0, Vdd _ 5V]; PLOT["20x20 um, Validation Curves", :1ns, -1, 6, ramp, EMM0/RN^: 0.1mA, EMM1/RN^: 0.1mA, EMM2/RN^: 0.1mA, EMM3/RN^: 0.1mA, EMM4/RN^: 0.1mA, EMM5/RN^: 0.1mA, EMM0/RP^: 0.1mA, EMM1/RP^: 0.1mA, EMM2/RP^: 0.1mA, EMM3/RP^: 0.1mA, EMM4/RP^: 0.1mA, EMM5/RP^: 0.1mA ]; RUN[tMax _ 1200ns, -- tScale*1.2ns ]; dump `Validate.thy simple simulations Last Edited by: McCreight, April 23, 1985 5:08:28 pm PST ĘĹ˜Jšœ ™ Jšœ™J˜J™8J˜šĐbkœ(Ďc˜?J˜Jšœ˜Jšœ ˜ JšœĎk˜˜J˜—Jšœ$Ÿœ˜&J˜J˜ šœ$Ÿœ Ÿœ˜4J˜4J˜J˜—šœŸœ˜0J˜J˜JšŸœŸœŸœŸœ"˜GJšŸœ˜J˜JšŸœŸœŸœŸœ(˜MJšŸœ˜Jšœ˜J˜—J˜J˜J˜J˜J˜J˜J˜J˜J˜—JšŸœ Ÿœ˜J˜šŸœ˜#˜ Jšœ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ ˜JšœŸœ˜J˜J˜——šŸœž˜"J˜—J˜J˜—…—€Ľ