0 1 1 0 0 0 0 0 0 | x x x 0 0 1 1 0 0 0 0 0 0 | 0 0 x 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 0 1 0 0 0 0 0 0 | 0 0 1 0 0 0 1 0 0 0 0 0 0 | 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 0 0 0 0 0 | 0 0 0 0 1 0 0 1 0 1 0 1 0 | 1 1 0 1 -- set them to 1 1 0 0 1 0 1 0 1 0 | 1 1 0 1 1 0 0 0 0 0 0 0 0 | 1 1 0 1 0 0 0 0 0 0 0 0 0 | 1 1 0 0 -- make sure the 1 stays latched even when 0 0 0 0 0 0 0 0 0 | 1 1 0 0 0 0 0 0 0 0 0 0 0 | 1 1 0 0 1 0 0 0 1 0 1 0 0 | 1 1 0 1 1 0 0 0 1 0 1 0 0 | 1 1 0 1 1 0 0 1 0 1 0 0 0 | 1 1 0 1 -- set them back to 1 0 0 0 0 0 0 0 0 0 | 1 1 0 0 1 0 0 0 1 0 1 1 0 | 0 0 0 1 -- set them to 0 1 0 0 0 1 0 1 1 0 | 0 0 0 1 1 0 0 0 0 0 0 0 0 | 0 0 0 1 0 0 0 0 0 0 0 0 0 | 0 0 0 0 -- make sure the 0 stays latched even when the 1 0 0 1 0 1 0 0 0 | 0 0 0 1 1 0 0 1 0 1 0 0 0 | 0 0 0 1 1 0 0 0 1 0 1 0 0 | 0 0 0 1 -- set it back to 0 0 0 0 0 0 0 0 0 0 | 0 0 0 0 2 0 0 1 0 1 0 1 0 | 1 1 0 2 -- set it to a 1 2 0 0 1 0 1 0 1 0 | 1 1 0 2 2 0 0 0 0 0 0 0 0 | 1 1 0 2 0 0 0 0 0 0 0 0 0 | 1 1 0 0 2 0 0 0 1 0 1 1 0 | 0 0 0 2 -- set it to a 0 2 0 0 0 1 0 1 1 0 | 0 0 0 2 2 0 0 0 0 0 0 0 0 | 0 0 0 2 0 0 0 0 0 0 0 0 0 | 0 0 0 0 4 0 0 1 0 1 0 1 0 | 1 1 0 4 -- set it to a 1 4 0 0 1 0 1 0 1 0 | 1 1 0 4 4 0 0 0 0 0 0 0 0 | 1 1 0 4 0 0 0 0 0 0 0 0 0 | 1 1 0 0 4 0 0 0 1 0 1 1 0 | 0 0 0 4 -- set it to a 0 4 0 0 0 1 0 1 1 0 | 0 0 0 4 4 0 0 0 0 0 0 0 0 | 0 0 0 4 0 0 0 0 0 0 0 0 0 | 0 0 0 0 8 0 0 1 0 1 0 1 0 | 1 1 0 8 -- set it to a 1 8 0 0 1 0 1 0 1 0 | 1 1 0 8 8 0 0 0 0 0 0 0 0 | 1 1 0 8 0 0 0 0 0 0 0 0 0 | 1 1 0 0 8 0 0 0 1 0 1 1 0 | 0 0 0 8 -- set it to a 0 8 0 0 0 1 0 1 1 0 | 0 0 0 8 8 0 0 0 0 0 0 0 0 | 0 0 0 8 0 0 0 0 0 0 0 0 0 | 0 0 0 0 1 0 0 0 0 0 0 1 0 | 0 0 0 1 2 0 0 0 0 0 0 1 0 | 0 0 0 2 4 0 0 0 0 0 0 1 0 | 0 0 0 4 8 0 0 0 0 0 0 1 0 | 0 0 0 8 8 0 0 0 0 0 0 0 0 | 0 0 0 8 0 0 0 0 0 0 0 0 0 | 0 0 0 0 0 0 1 0 0 0 0 0 0 | 0 0 0 0 0 0 1 0 0 0 0 0 0 | 0 0 0 0 1 0 0 0 0 0 0 1 0 | 1 0 1 1 1 0 0 0 0 0 0 1 0 | 1 0 1 1 1 0 0 0 0 0 0 0 0 | 1 0 1 1 0 0 0 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 2 0 0 0 0 0 0 1 0 | 1 0 1 2 2 0 0 0 0 0 0 1 0 | 1 0 1 2 2 0 0 0 0 0 0 0 0 | 1 0 1 2 0 0 0 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 4 0 0 0 0 0 0 1 0 | 1 0 1 4 4 0 0 0 0 0 0 1 0 | 1 0 1 4 4 0 0 0 0 0 0 0 0 | 1 0 1 4 0 0 0 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 0 0 1 0 0 0 0 0 0 | 1 0 0 0 8 0 0 0 0 0 0 1 0 | 1 0 1 8 8 0 0 0 0 0 0 1 0 | 1 0 1 8 8 0 0 0 0 0 0 0 0 | 1 0 1 8 0 0 0 0 0 0 0 0 0 | 1 0 0 0 1 0 0 0 1 1 0 1 0 | 0 1 0 1 2 0 0 0 1 1 0 1 0 | 0 1 0 2 4 0 0 0 1 1 0 1 0 | 0 1 0 4 8 0 0 0 1 1 0 1 0 | 0 1 0 8 8 0 0 0 1 1 0 0 0 | 0 1 0 8 0 0 0 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 1 0 0 0 0 0 0 1 0 | 0 1 1 0 1 0 0 0 0 0 0 1 0 | 0 1 1 0 1 0 0 0 0 0 0 0 0 | 0 1 1 0 0 0 0 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 2 0 0 0 0 0 0 1 0 | 0 1 1 0 2 0 0 0 0 0 0 1 0 | 0 1 1 0 2 0 0 0 0 0 0 0 0 | 0 1 1 0 0 0 0 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 4 0 0 0 0 0 0 1 0 | 0 1 1 0 4 0 0 0 0 0 0 1 0 | 0 1 1 0 4 0 0 0 0 0 0 0 0 | 0 1 1 0 0 0 0 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 0 0 1 0 0 0 0 0 0 | 0 1 0 0 8 0 0 0 0 0 0 1 0 | 0 1 1 0 8 0 0 0 0 0 0 1 0 | 0 1 1 0 8 0 0 0 0 0 0 0 0 | 0 1 1 0 0 0 0 0 0 0 0 0 0 | 0 1 0 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 1 0 0 0 0 0 0 0 0 | x x x 1 1 0 0 0 0 0 0 0 0 | x x x 1 1 0 0 0 0 0 0 0 0 | x x x 1 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 1 0 0 0 0 0 0 0 1 | x x x 0 1 0 0 0 0 0 0 0 1 | x x x 0 1 0 0 0 0 0 0 0 1 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 2 0 0 0 0 0 0 0 0 | x x x 2 2 0 0 0 0 0 0 0 0 | x x x 2 2 0 0 0 0 0 0 0 0 | x x x 2 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 2 0 0 0 0 0 0 0 1 | x x x 0 2 0 0 0 0 0 0 0 1 | x x x 0 2 0 0 0 0 0 0 0 1 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 4 0 0 0 0 0 0 0 0 | x x x 4 4 0 0 0 0 0 0 0 0 | x x x 4 4 0 0 0 0 0 0 0 0 | x x x 4 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 4 0 0 0 0 0 0 0 1 | x x x 0 4 0 0 0 0 0 0 0 1 | x x x 0 4 0 0 0 0 0 0 0 1 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 8 0 0 0 0 0 0 0 0 | x x x 8 8 0 0 0 0 0 0 0 0 | x x x 8 8 0 0 0 0 0 0 0 0 | x x x 8 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 8 0 0 0 0 0 0 0 1 | x x x 0 8 0 0 0 0 0 0 0 1 | x x x 0 8 0 0 0 0 0 0 0 1 | x x x 0 0 0 0 0 0 0 0 0 0 | x x x 0 . ìSharedOwner.oracle Pradeep Sindhu October 21, 1987 11:40:22 pm PDT Paraminder Sahai July 2, 1987 1:39:16 pm PDT TEST COMPLETED February 15, 1987 6:05:35 pm PST [PSS] Checked after putting together cache top level July 2, 1987 1:39:16 pm PDT Note that clock supplied to circuit is half the speed of the oracle clock, so that one "cycle" corresponds to two lines in this file. Signal Order is: RamSelectIn Reset CtlPWtInProg BCtlSetOw BCtlClrOw CtlSetSh CtlClrSh LdSORdLatch nEnRS | ArrayOwOut ArrayShOut PWtInProg RamSelectOut Reset and Check PWtInProg: Check that X's get flushed out from the interface latches and from PWtInProg. Also check the timing of the rising and falling edges for this signal: Shared and Owner bits in array and RdLatch in interface. Write a 1 and then a 0 into the shared and owner bits in each line and check that the values got written. Since PWtInProg is kept low, RamSelectIn=RamSelectOut, so we check RamSelectOut as well. Also, during the code for line 1 check that the RdLatch works. Line 1: -- array values are changed around -- array value is changed around Line 2: Line 3: Line 4: At this point all of the shared and owner bits should be 0. Check this. Check that a processor write sets owner for each line in turn. Line 1: Line 2: Line 3: Line 4: Now, for each line check that if the shared bit is already set, then the owner bit does not get set from the processor side, and RamSelectOut stays 0. First clear all owner bits and set all shared bits to prepare for the check. Line 1: Line 2: Line 3: Line 4: Finally, check that nEnRS works. Line 1, nEnRS=0: Line 1, nEnRS=1: Line 2, nEnRS=0: Line 2, nEnRS=1: Line 3, nEnRS=0: Line 3, nEnRS=1: Line 4, nEnRS=0: Line 4, nEnRS=1: Ê˜šœ™Icode™/K™,—J˜J™6J™JJ™J™…J™™Jšœ[Ïeœ.™Š—J™™¯J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜J˜—™º™Jšœ-˜-J˜J˜J˜JšœG˜GJšœ0™0Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ2˜2J˜J˜Jšœ-˜-J˜J˜J˜JšœK˜KJšœ,™,Jšœ˜Jšœ˜J˜Jšœ0˜0J˜J˜—™Jšœ-˜-J˜J˜J˜Jšœ˜J˜Jšœ-˜-J˜J˜J˜Jšœ˜J˜—™Jšœ-˜-J˜J˜J˜Jšœ˜J˜Jšœ-˜-J˜J˜J˜Jšœ˜J˜—™Jšœ-˜-J˜J˜J˜Jšœ˜J˜Jšœ-˜-J˜J˜J˜Jšœ˜J˜——™GJšœ˜Jšœ˜Jšœ˜Jšœ˜J˜J˜J˜—J™™>™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J˜—J™™–J™™LJšœ˜Jšœ˜Jšœ˜Jšœ˜J˜J˜J˜—™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜——J™™ ™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜—J™™Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜J˜Jšœ˜Jšœ˜——J˜—…—Úc